Más detalles de la arquitectura Intel Mic de cuarta generación “Knights Landing”

Más detalles de la arquitectura Intel Mic de cuarta generación “Knights Landing”

por

Los secretos detrás de los más de 3.0 Teraflops de poder de cálculo en doble precisión del acelerador Xeon Phi de segunda generación.

En julio de este año, Intel anunció sus futuros aceleradores paralelos Xeon Phi de segunda generación “Knights Landing”, aceleradores que estarán disponibles en formatos PCIe 3.0 y socket LGA y ofrecen un poder de cálculo de más de 3.0 TFlops en operaciones de punto flotante de 64 bits (doble precisión “FP64”).

Intel reveló que Knights Landing estaría conformado por hasta 72 núcleos x86 basados en la micro-arquitectura de bajo consumo Silvermont, por lo que se estimaba que poseería 72 unidades vectoriales 16-Wide mejoradas, suposición que terminó siendo errada, Knights landing poseerá hasta 144 unidades vectoriales.

Knights Landings es radicalmente distinto a Knights Corner y anteriores (1 unidad vectorial 16-Wide por núcleo x86), pues a diferencia de ellos, está basado en Tiles, unidad modular conformada por 2 núcleos x86 Silvermont y 4 unidades vectoriales 16-Wide (64 ALUs/shader processors, las que trabajando en conjunto son capaces de ejecutar hasta 4 operaciones AVX 3.1 de 512 bits), unidades que comparten 1MB de memoria caché de segundo nivel (L2). Knights Landing posee un total de 36 Tiles.

Cada núcleo Silvermont en Knights Landing posee un rendimiento por ciclo que triplica al de los núcleos P5 de Knights Corner y anteriores; además, a diferencia de las unidades vectoriales 16-Wide de sus antecesores (las que únicamente podían accederse vía OpenCL), las nuevas unidades vectoriales de 512 bits de Knights Landing, ofrecen total compatibilidad con los juegos de instrucciones x86 extendidos (SSE1/2/3/4/4.2 y AVX1/2/3.1), facilitando a los programadores la tarea de exprimir todo el desempeño que es capaz de ofrecer el chip con mayor facilidad. Todo sin perder la capacidad de ser accedidas vía OpenCL.

Knights Landing estará disponible inicialmente en formato socket LGA (aún se desconoce su número de pines), para posteriormente estar disponible en formato tarjeta aceleradora PCIe 3.0.

Entre las demás características de Knights Landing podemos mencionar su controlador de memoria DDR4-2400 de séxtuple canal (384 bits) con soporte a hasta 384GB de memoria DRAM instalada. El chip estará fabricado con el proceso de manufactura a 14nm Tri-Gate de Intel y tendrá un TDP de entre 160 y 200W (dependiendo de su frecuencia y número de núcleos x86/vectoriales activos).

A diferencia de lo que se rumoreaba, Knights Landing LGA contará con entre 8 y 16GB de memoria MCDRAM (ancho de banda de 500 GB/s) integrada en el mismo encapsulado del chip. Lo que si coincide con los rumores es su capacidad de no requerir de ningún microprocesador adicional para poder iniciar un sistema operativo.

Por último, también estará disponible una nueva variante del chip denominada Knights Landing-F, la que además de todo lo anteriormente mencionado, poseerá 2 interconexiones Intel Storm Lake integrada, cada una ligada a un controlador PCIe 3.0 de 16 líneas. Esta última variante tendrá un TDP de entre 175 y 215W.

Xeon Phi de segunda generación “Knights Landing” LGA estará disponible entre enero y marzo del 2015, mientras que Knights Landing-F entre abril y junio del mismo año. Entre julio y diciembre del mismo año se espera a Knights Landing en formato PCIe 3.0, la que además de su memoria MCDRAM integrada, contarán con entre 8 y 32GB de memoria GDDR5 ECC con bus de 512 bits.

Link: VR-Zone.

También pueden comentar en nuestro foro.