Hace 5 meses Intel anunció sus futuros co-procesadores Xeon Phi de segunda generación “Knights Landing”, los que además del formato PCIe 3.0 usado por su antecesor Xeon Phi de primera generación “Knights Corner”, también estarán disponibles en formato socket LGA.
Desde Bright Side of News nos adelantan algunas de las características de la versión socket LGA de Xeon Phi de segunda generación “Knights Landing”, versión que no contará con memoria GDDR5 incorporada (su versión PCI Express 3.0 si contará con entre 8 y 16GB de memoria GDDR5 con bus de 512 bits), por lo que en su lugar incorporará un controlador de memoria ECC DDR4 de cuádruple canal (256 bits), el que soportará un máximo de 128GB de memoria instalada.
Aunque podría sonar que la versión socket LGA de Knights Landing es inferior a su versión PCIe 3.0 (ancho de banda aproximado de 150GB/s vs más de 350GB/s), en compensación a ello, su socket LGA usará el bus QPI (Quick Path Interconnect), comunicándose directamente con otros co-procesadores Xeon Phi de segunda generación “Knights Landing” o con los microprocesadores Xeon E5/E7 “ivy Bridge-EP/EX” y superiores.
El bus QPI permitirá eliminar la alta latencia de Xeon Phi en formato PCIe, latencia que limita su escalado de rendimiento al instalar varios aceleradores Xeon Phi en consecutivas ranuras PCIe, muchas de las cuales están limitadas a 8X, 4X o 2X, convirtiéndose en un cuello de botella que limita el verdadero potencial de Xeon Phi (aunque se podrá usar una combinación de múltiples aceleradores Xeon Phi de segunda generación PCIe y socket LGA).
Gracias a su proceso de manufactura a 14nm, Xeon Phi de segunda generación “Knights Landing” ofrecerá un rendimiento por watt considerablemente superior al de su antecesor y probablemente esté disponible entre julio y diciembre del próximo año.
Link: Bright Side of News.
También pueden comentar en nuestro foro.
