Bulldozer: 4 ALUs y 3 AGUs por núcleo Bulldozer: 4 ALUs y 3 AGUs por núcleo

Bulldozer va tomando forma

Bulldozer: 4 ALUs y 3 AGUs por núcleo

por

Bulldozer va tomando forma

Cada vez van apareciendo a cuentagotas nuevos datos sobre la próxima arquitectura de microprocesadores Bulldozer de AMD, hace algún tiempo se vio que incorporarían instrucciones AVX y decodificación macro-op fusión, y que serían compatibles con el socket AM3R2 y retrocompatibles con el actual socket AM3. Nuevamente desde Citavia nos llega otro artículo escrito por Dresdenboy, con más información.

Examinando el código fuente del compilador Open64 encontró algunos datos sobre los nuevos Bulldozer:

static const int num_fu[] = {
0,   /* NONE  */
4,   /* ALU   */
3,   /* AGU   */
4,   /* FPU   */
};

Y comparando estos con los datos de los actuales microprocesadores Opteron:
static const int num_fu[] = {
0,   /* NONE */
3,   /* ALU  */
3,   /* AGU  */
1,   /* FADD */
1,   /* FMUL */
1,   /* FMISC */
};

Se aprecia que cada uno de los núcleos de Bulldozer tendrán 4 ALUs (Arithmetic-Logic Units) y AGUs (Address Generation Units), este diseño con una unidad de punto flotante de 4 vías coincide con rumores previos mencionados por Chuck Moore. Viendo esto el poder de cálculo en punto flotante de Bulldozer podría ser un 33% superior a iguales clocks que el de la actual arquitectura K10.5, pero aún se desconocen más detalles sobre su arquitectura interna de decodificación y como lidiará con este mayor flujo de datos.

De otras líneas de código del archivo:

static const int load_ops_rate = 2;
static const int store_ops_rate = 1;
or
static const int issue_rate = 4;

Se revela que Bulldozer podría tener 4 single decoded ops por cada dispatch group, lo que indica que algunas instrucciones podrían ser decodificadas al doble de la velocidad que en K8 o K10.

Con cada detalle filtrado el diseño de Bulldozer va cobrando forma. Estaremos atentos a más datos.

Link: Bulldozer likely with 4 ALUs and at least 3 AGUs per core (Citavia)