Roadmap K8L

Roadmap K8L

por

Agena y Kuma

Hemos conseguido aclarar la gran cantidad de rumores respecto a K8L, finalmente el CHW Lethal Squad logro reunir informacion privilegiada nuevamente, a continuacion los detalles confirmados, nada mas ni nada menos de lo que K8L tendra.

[SIZE=5]Mejoras del núcleo:[/SIZE]

Punto Flotante de 128 Bit:

  • Sólo en Agena & Kuma


Nuevas instrucciones SSE4A:

  • Manipulación de Bit avanzada
  • Instrucciones MWAIT & MONITOR
  • Modo Desalineado para SSE

Características adicionales:

  • Contador de estampa de manejo del estado del consumo invariante (TSC)
  • Incremento en el número de entradas de página TLB
  • Soporte para paginación > 1 GB
  • Espacio de dirección física incrementado a 48 bits

[SIZE=5]Mejoras del IMC [/SIZE]

VAriaciones en productos DDR2 Dimms:

  • Socket AM2+: Soporte para Dual Channel unbuffered 1066 Mhz
  • Socket 1207+ Soporte para Dual Channel unbuffered 1066 Mhz

Mejoras del Controlador de Memoria

  • Mejoras de la performance de Write Burst y DRAM prefetching
  • La escritura en la DRAN puede ser buffereada en el controlador de memoria antes de ser oportunamente enviadas al controlador de DRAM para mejorar la eficiencia de la interfaz de DRAM
  • El lector de prefetch detecta patrones de gran escala y envía las peticiones del prefetch basándose en el nivel de confianza
  • Intepolación del canal

Roadmap:

Agena FX:

Q3 2007:
2.7-2.9GHz
2MB L2 total L2 cache para la CPU (Quad-Core, 512 Kb por Núcleo)
2MB shared L3
Socket 1207+
4000MHz hypertransport Bus
TDP no determinado todavía
65nm SOI

Agena:

Q3 2007:
2.4-2.6GHz
2MB L2 total L2 cache para la CPU (Quad-Core, 512 Kb por Núcleo)
2MB shared L3
Socket AM2+
4000MHz hypertransport Bus
TDP 125W
65nm SOI

Kuma:

Q3 2007:
2.0-2.9GHz
1MB L2 total L2 cache para la CPU (Dual-Core, 512 Kb por Núcleo)
2MB shared L3
Socket AM2+
4000MHz hypertransport Bus
TDP 89w – 65w
65nm SOI

Fuente: [U]C[/U]hilehardware